PLL 頻率響應模擬

網站已搬遷至 : https://bensonta1.github.io/

這篇文章提供了使用替代元件來模擬PLL頻率響應的方法，可以直接透過Hspice或是Spectre完成對PLL的頻率響應模擬。

首先對CP PLL進行建模，迴路包含了PFD,CP,LPF,VCO,Divider電路，這邊為了方便演示，只使用一階的迴路濾波器。

CP PLL

把Divider回授給PFD的連線斷開，就可以列出開迴路轉移函式H(s)。

其中Icp是Charge pump的輸出電流，M表示除頻器的除數，Kvco是VCO的增益，這邊需要注意的是，由於轉移函式是定義在 phase domain，因此整個 VCO 的轉移函式必須以角頻率 ω 的形式對時間積分才能得到相位（弧度），而不能使用以 Hz 表示的頻率。

因此，若 Kvco 以 Hz/V 定義，就必須再乘上 2π，將其單位轉換為ω/V。大多模擬軟體跑出來的Kvco單位都是以Hz/V表示，故需要進一步的轉換。

每項參數的解釋與單位

接著將每一個電路使用替代的元件表示出來，這邊會使用到壓控電壓源(VCVS)與壓控電流源(VCCS)，把分析上的相位轉換成電壓與電流表示，並在Virtuoso上建立電路圖。

為了觀察頻率響應，使用AC電壓源掛在輸入端VIN，接著使用轉導G0(VCCS)代替CP，把電壓轉換成電流提供給迴路濾波器，接著迴路濾波器又將電流轉換成電壓控制VCO。

而VCO的轉移涵式為Kvco/s，除了增益項Kvco，還需要想方法來表示拉式轉換後的1/s(對時間的積分)，這部分可以把電流通入一個1F的電容來解決，由於電容在s domain的阻抗為1/sC，若C=1F則轉移函式為1/s，搭配上轉導項G1(VCCS)就可以表示出VCO的轉移函式。

最後除頻器只需要把電壓除上一個比例就可以表示了，這邊使用E0(VCVS)來實現除頻器的除數。

PFD分母項的2π與VCO角頻率轉換提供的2π互相消除，故Kvco在電路中的單位為(Hz/V)。

PLL迴路建模

列出所有參數 Icp : 100u A R1=10k Ω C1=50p F C2=800f F Kvco=500M Hz/V M=1/33

最後執行AC模擬，觀察輸出的增益與相位表現，即PLL的開迴路響應

頻率響應模擬結果

在頻率為0Hz位置，有轉移函式提供的兩個極點，故增益以-40dB/dec下降，接著遇到C1,R1提供的零點，變成以-20dB/dec通過UGB，且獲得足夠的Phase margin(約76°,ζ≈1)，最後遇到極點變回-40dB/dec下降。